Quartus Prime 17.1 免费版

Quartus Prime是一款包括设计输入、合成、优化、验证和仿真等功能的英特尔设计软件，借助数百万个逻辑元件大幅增强设备的功能，能够为设计师提供把握下一代设计机遇所需的理想平台。

设计师最关心的三个重要方面进行了改进

性能

英特尔 Stratix® 10 MX、SX 和 GX 设备支持

英特尔 Quartus Prime 专业版软件 v17.1 支持英特尔 Stratix® 10 MX、SX 和 GX 设备。

英特尔 Stratix 10 GX 设备专为满足高吞吐量系统的高性能需求而设计，可提供高达 10 TFLOPS 的浮点性能，同时收发器可为芯片模块、芯片到芯片和背板应用提供高达 28.3 Gbps 的速度，。

除了英特尔 Stratix 10 GX 设备的所有功能之外，英特尔 Stratix 10 SX SoC 还拥有一个硬处理器系统，配备适用于所有密度的 64 位四核 ARM* Cortex*-A53 处理器。

英特尔 Stratix 10 MX 设备集英特尔 Stratix 10 FPGA 和 SoC 的可编程性和灵活性与 3D 堆叠高带宽内存 2 (HBM2) 于一身。英特尔 Stratix 10 MX FPGA 支持 H-tile 收发器和 E-tile 收发器。

英特尔 Stratix 10 设备采用了创新的英特尔 HyperFlex™ FPGA 架构，可提供比上一代高性能 FPGA 更高的性能。了解关于英特尔 HyperFlex FPGA 架构和英特尔 Stratix 10设备的更多信息。观看Stratix 10 演示视频页面上所有最新的英特尔 Stratix 10 FPGA 视频。

英特尔 Quartus Prime 软件超感知设计流和使用面向英特尔 HyperFlex FPGA 架构的快速编译是两门最新的培训课程，可帮助您了解关于英特尔 HyperFlex FPGA 架构的细节信息。如欲了解如何利用英特尔 HyperFlex FPGA 架构特性，请访问英特尔 Quartus Prime 软件支持页面，观看新视频。

生产力

英特尔 HLS 编译器

借助新的英特尔 HLS 编译器，您可以使用 C++ 语言加速 FPGA 开发。英特尔 HLS 编译器是一款高级合成 (HLS) 工具，可利用不定时 C++ 生成针对英特尔 FPGA 优化的生产质量寄存器传输级 (RTL) 设计。如欲了解更多详细信息，请访问英特尔 HLS 编译器网页。请注意，英特尔 HLS 编译器支持所有版本的英特尔 Quartus Prime 软件 v17.1。

改进基于块的设计流

英特尔 Stratix 10、英特尔 Arria® 10 和英特尔 Cyclone® 10 设备产品家族现在支持基于块的设计流，包括设计块重用和基于增量块的编译。英特尔 Quartus Prime 专业版手册第 1 卷的基于块的设计流部分介绍了这些设计流的新特性。

部分重配置

部分重配置支持您动态重新配置 FPGA 的一部分，同时让剩余的 FPGA 设计继续运行。英特尔 Quartus Prime 专业版软件 v17.1 中有三个面向英特尔 Stratix 10 和英特尔 Arria 10 设备产品家族的重要部分重配置功能：

分层部分重配置

模拟部分重配置

通过 Signal Tap 逻辑分析器同步调试静态和动态部分重配置区域

如欲了解有关这些特性的更多信息，请访问部分重配置页面。

逻辑等价检查

逻辑等价检查 (LEC) 是一项新特性，由英特尔 Quartus Prime 专业版软件 v17.1 中的英特尔 HyperFlex FPGA 架构重定时提供支持。它证明，经过英特尔 HyperFlex FPGA 架构优化后的网表相当于适配后网表。有关第三方工具，请参阅 OneSpin 及其 360-EC FPGA 解决方案。

Platform Designer（之前名为 Qsys）

借助英特尔 Quartus Prime 专业版软件 v17.1，您可以将 C++ (.cpp) 文件添加至 Platform Designer，并围绕它们定义知识产权 (IP) 组件。您还可以将使用 SystemVerilog 接口的 IP 组件并入到 Platform Designer 系统中。有关所有这些特性的更多详细信息，请参见英特尔 Quartus Prime 专业版手册第 1 卷和Platform Designer（之前名为 Qsys）网页上的在 Qsys Pro 中创建系统部分。

英特尔 Stratix 10 设备 Post-Fit Tap 帮助加快调试迭代

英特尔 Stratix 10 FPGA 设计现在可以无需重新编译便可更改 Signal Tap 逻辑分析仪探测点，从而加快调试迭代。因此，如果设计中只有探测点发生变化，则无需重新编译设计，只需布置探测点即可，从而节省大量时间。如欲了解更多信息，请阅读英特尔 Quartus Prime 专业版手册第 3 卷的使用 Signal Tap 逻辑分析器调试设计部分。

Design Partition Planner

英特尔 Quartus Prime 专业版软件 v17.1 中的 Design Partition Planner 允许您查看设计连接和层次结构，并帮助您创建和优化设计分区并评估其质量。如欲了解更多信息，请参见英特尔 Quartus Prime 专业版手册第 1 卷的设计分区指南部分。

可用性

云端的软件工具

借助英特尔 Quartus Prime 专业版软件 v17.1，您可以使用云端的英特尔 FPGA 编程工具加速应用，在 Nimbix 提供的高性能计算环境中对 FPGA 进行编程。如欲了解更多信息，请参见云服务网页。

可用性增强

英特尔 Quartus Prime 专业版软件 v17.1 中的一些特性现在从可用性方面进行了增强。其中一些特性如下：

重新设计的 IP 升级对话框

逻辑锁定区域。我们为您提供了一门Chip Planner 培训课程，可帮助您了解布局规划和逻辑锁定区域。

如欲了解更多特性，请参见英特尔 Quartus Prime 软件支持页面。